请 登录 后查看完整答案
| 题目 | 题型 | 难度 | 标签 |
|---|---|---|---|
| 使用verilog实现2个8bit补码的相加。 | 编程题 | 中等 | 笔试真题 |
| 时序约束中,setup violation和hold violation的常见原因是什么? | 问答题 | 中等 | 笔试真题问答题 |
| 题目 | 题型 | 难度 | 标签 |
|---|---|---|---|
| 使用verilog实现2个8bit补码的相加。 | 编程题 | 中等 | 笔试真题 |
| 时序约束中,setup violation和hold violation的常见原因是什么? | 问答题 | 中等 | 笔试真题问答题 |
微信内置浏览器不稳定，登录/注册可能点了没反应。