处芯积律
IC 题库
题库
IC 刷题训练
IC 面试笔试
IC 实践
实践
IC 仿真实践
IC 求职实践
IC 智能实践
IC 课程
课程
应用专区
登录
免费注册
← 校招笔试
2022 · ZEKU 笔试
开始刷题 / 自测
全部分类
请
登录
后查看完整答案
题目列表
全部难度
简单
中等
困难
全部题型
单选题
多选题
问答题
简答题
编程题
填空题
判断题
筛选
题目
题型
难度
标签
从综合出电路的电路看第一段代码比第二段代码优化的地方是
单选题
中等
笔试真题
单选
你希望工作的地点是?
问答题
中等
笔试真题
问答题
logic [1:0] a; logic [1:0] b; logic result; a=2'b1z; b=2'b10; result=(a==b);在sv中,上述代码执行完后,result的值为1'b0
判断题
中等
笔试真题
单选
以下不能抑制异步电路问题的是
单选题
中等
笔试真题
单选
无复位寄存器会引入不定态,因此设计中禁止使用无复位寄存器
判断题
中等
笔试真题
单选
bufif0 # (5:7:9, 8:10:12, 15:18:21)b1 (lo1.1o2, dir).其中第一个5:7:9表示什么
单选题
中等
笔试真题
单选
在时钟上升沿时采样别start有效开始,两个时钟周期后,信号“a”连续或者间断地出现3次为高电平,紧接着信号“stop”在下一个时钟周期为高电平,转换成断言描述。以下哪个是正确的
单选题
中等
笔试真题
单选
关于静态时序分析(STA)哪项说法是错误的?
单选题
中等
笔试真题
单选
验证环境中提到的参考模型(Reference Model)只支持不带时序的功能建模,不支持时序建模
判断题
中等
笔试真题
单选
有关中断,以下说法不正确的是?
单选题
中等
笔试真题
单选
以下SV程序的运行结果为() :
单选题
中等
笔试真题
单选
以下信号命名中不符合Verilog语法的是:
单选题
中等
笔试真题
单选
关于三段式状态机的描述,下列说法正确的是
单选题
中等
笔试真题
单选
有关功耗,以下说法不正确的是?
单选题
中等
笔试真题
单选
generate for循环语句中使用的标尺变量可定义为integer
判断题
中等
笔试真题
单选
下列不属于动态数组内建函数的是
单选题
中等
笔试真题
单选
a1和a2的检查效果完全一样:
判断题
中等
笔试真题
单选
漏电流(Leakage Current)与逻辑电路设计的工作频率无关
判断题
中等
笔试真题
单选
reg signed [0:4]c ; c=8'sh8f; 赋值后c的值是多少?
单选题
中等
笔试真题
单选
假设输入信号X位宽为12bit,InA位宽为6bit,InB位宽为17bit,实现Y=X*InA+InB功能,并要求不损失精度,那么输出信号Y位宽应不小于(所有数据均为有符号数)
单选题
中等
笔试真题
单选
在Verilog设计中,下列说法不正确的是 ()
单选题
中等
笔试真题
单选
对于设计中所使用的Pipeline,说法中正确的有
多选题
中等
笔试真题
单选
下列哪些设计可能会对芯片DFT产生不利影响
多选题
中等
笔试真题
多选
下列表达式中,哪些可以使用一个或多个二输入与非门器件实现
多选题
中等
笔试真题
多选
基于FPGA和ASIC芯片设计的差异需要关注的有
单选题
中等
笔试真题
单选
下列哪些是必须的,在Post-Layout时序仿真时?
多选题
中等
笔试真题
多选
报文处理设计规格:
单选题
中等
笔试真题
单选
当模块的代码覆盖率达到100%时,下列说法错误的是
单选题
中等
笔试真题
单选
↗
请在浏览器中打开
微信内置浏览器不稳定,登录/注册可能点了没反应。
点击右上角
···
选择
在浏览器中打开
再点击登录或免费注册
我知道了
微信内打开可能异常,请点右上角
··· → 在浏览器中打开
关闭