数字电路功耗由哪两部分组成？分别可以通过什么方式来减少这两部分的功耗（每个至少三种及以上方法）？

数字电路功耗由动态功耗和静态功耗两部分组成。 动态功耗主要源于电路节点在逻辑状态切换时对负载电容充放电以及瞬间短路电流，其表达式近似为 P_dynamic = α C V^2 f，其中α为翻转活动因子，C为负载电容，V为电源电压，f为工作频率。减少动态功耗的方法包括： 1) 降低电源电压（V），如采用低压工艺或动态电压调节（DVS）； 2) 降低工作频率（f），如根据负载需求切换频率（动态频率调节）； 3) 减少负载电容（C），如优化版图、使用更小的门尺寸、减少互容； 4) 降低翻转活动因子（α），如采用门控时钟（clock gating）、数据门控（data gating）及优化状态机编码（如格雷码）； 5) 使用并行处理与流水线技术，允许以低电压运行相同吞吐量。 静态功耗由泄漏电流引起，包括亚阈值漏电、栅极漏电和衬底漏电等，其表达式为 P_static = I_leak V。减少静态功耗的方法包括： 1) 电源门控（power gating），关断空闲模块的电源； 2) 使用多阈值电压（multi-Vt）工艺，关键路径用低阈值管以保证速度，非关键路径用高阈值管以减少漏电； 3) 反向衬底偏置（reverse body biasing）或正偏置（forward body biasing）以调整阈值电压； 4) 调整堆叠效应（stack effect），增加串联MOS管数量以减少漏电； 5) 采用动态电压与频率缩放（DVFS）同时降低电压和频率，也间接减少静态功耗； 6) 降低温度（如散热设计），因漏电流随温度升高呈指数增加。