SoC V1.1 — SOC 验证环境详解

适用范围：服务器只读母本 /project/SOC_V1.1/To_Customer，主仿真工程在 soc/。
配套文档：IP验证环境资料.md（ISP / QSPI / PINMUX 五段式详解）。

1. 文档想回答什么

2. 交付树总览

To_Customer/
├── soc/          ★ 整片：Ibex + 矩阵 + 外设 + sw/ 场景
├── ISP/          IP 台：UVM + isp_demosaic
├── QSPI/         IP 台：UVM + RAL
└── PINMUX/       FPV：SVA

• 1 套 SoC 集成仿真：soc/filelist/top.f → make comp → simv。
• 2 套 IP 动态仿真：ISP/sim、QSPI/sim。
• 1 套 PINMUX 形式验证：PINMUX/FPV。

3. SoC 架构（soc/top/top.v）

3.1 顶层边界

• 模块：soc_top
• 端口：inout [24:1] pad —— 经 ip/pad 中 pin_mux、IO pad 与片外/ TB 相连。

3.2 处理器与总线转换

flowchart TB
  Ibex["ibex_top\n(RISC-V)"]
  C2I["core2ahb\n指令口"]
  C2D["core2ahb\n数据口"]
  M["busmatrix\ninst_busmatrix"]
  Ibex --> C2I --> M
  Ibex --> C2D --> M
  M --> SRAM["SRAM\nhselm0"]
  M --> APB["APB 桥\nhselm1"]
  M --> DMAm["DMA 主口\nhselm2/3"]
  M --> ISPw["ISP WDMA\nslave s3"]
  M --> ISPr["ISP RDMA\nslave s4"]

矩阵端口（与 RTL 实例名一致）

3.3 APB 子系统（apb_filelist.f）

经 AHB2APB 挂接：

• UART（uart_apb 及 fifo/transmitter/receiver）
• I2C master（bit/byte/top）
• SPI master（apb_spi_master + fifo/tx/rx/clkgen）—— 与 QSPI IP 包 RTL 同源

3.4 ISP 子系统（filelist/isp.f）

SoC 内比 IP 台子 多出：

• isp_dma.v、rdma2isp.v、isp2wdma.v
• 与矩阵 s3/s4 相连，支持 DMA 搬图 而不只靠 CPU 喂像素

3.5 软件可见地址（示例，以 sw/*.c 为准）

注意：链接脚本 sw/common/link.ld 决定代码/数据在 SRAM 中的装载地址；仿真 mem.data 来自各场景编译的 .vmem。

4. 片内 IP 目录（soc/ip/）

5. 验证环境架构

5.1 编译与运行总流程

sequenceDiagram
  participant MK as Makefile
  participant FL as filelist/top.f
  participant VCS as VCS comp
  participant SW as sw/场景
  participant SIM as simv

  MK->>FL: comp 拷贝到 comp/
  FL->>VCS: 编译全片+UVM
  VCS-->>MK: simv
  MK->>SW: run_xxx 拷贝场景+common
  SW->>SW: make 生成 xxx.vmem
  SW->>SIM: mem.data + SIMV

5.2 filelist/top.f 组成

5.3 soc/Makefile 详解

关键变量

目标

read_me 示例

cd /project/SOC_V1.1/To_Customer/soc
make comp
make run_all TEST=spi    # 会找 sw/spi_test/（若存在）或需与目录名一致
# 推荐直接用场景名：
make run_uart_test
make run_soc_dma_test

5.4 test/test.v（片级 Verilog TB）

与 UVM 分工：test.v 不提供 run_test()；UVM 由 Ibex 验证库在 +UVM_TESTNAME 下启动。片级主要是 时钟/管脚/ SPI 线网。

5.5 软件编译链（sw/common/Makefile）

各场景目录仅含 xxx.c，通过 run_* 时拷贝 common 的 Makefile 并把 CTEST_NAME 替换为场景名。

6. Test 内容（soc/sw/）

6.1 场景目录一览

6.2 soc_dma_test 示例流程（读 C 即知测什么）

1. 可选：先写 UART/QSPI 做 debug 打印。
2. write(0x30000000, target)、write(0x30000004, src)、write(0x3000000c, xfer_start+size)。
3. 轮询或等待 DMA done，再比对内存。

波形建议：DMA 的 AHB 主口 m2/m3 + SRAM m0 同时拉。

6.3 UVM（+UVM_TESTNAME）

• 编译包含 Ibex DV（ibex/dv/uvm/...）及 google_riscv-dv 库。
• 默认 TEST=spi1 等需与 实际存在的 uvm_test 类名一致（见 ibex 与课程讲义）。
• 与 sw/ 关系：mem.data 让 CPU 跑真实程序；UVM 可并行做 指令流/随机 检查——二者在 log 中分别体现。

6.4 推荐波形走读步骤

1. 确认 make run_<场景> 完整命令与目录内 vcs.log。
2. 看 Ibex PC 是否进入 main，是否访问 0x2000xxxx / 0x3000xxxx。
3. 在 APB 或 AHB 解码 波形上对齐 hsel/haddr/hwrite。
4. 外设场景：对照 IP验证环境资料.md 中寄存器说明。
5. DMA/ISP：对照矩阵 s2~s4 与 m0~m3 事务。

7. 并列 IP 包（摘要）

详见 IP验证环境资料.md（含 Spec / Testplan / 环境 / Test / Makefile）。

8. 两级验证策略（教学建议）

flowchart TD
  A["IP 台：ISP/QSPI\n快速闭环"] --> B["SoC：sw 场景\n总线+软件"]
  B --> C["可选：PINMUX FPV\n管脚约束"]

1. IP 级：先 pass ISP/sim、QSPI/sim，理解 scoreboard/RAL。
2. SoC 级：make comp + run_uart_test / run_soc_dma_test，理解地址与矩阵。
3. 对照：同一 QSPI 寄存器，在 IP 台用 RAL 写，在 SoC 用 C 写，波形应一致（时钟域除外）。

9. 常见问题

10. 小结

文档位置：SOC_V1.1/SOC验证环境详解.md；官网 SoC V1.1 资料 页列出后可在线阅读。