请 登录 后查看完整答案
| 题目 | 题型 | 难度 | 标签 |
|---|---|---|---|
| 下面关于中断的说法不正确的是 | 单选题 | 中等 | 2024秋招笔试真题Online Assessment海思 |
| 全相连地址映像是指 | 单选题 | 中等 | 2024秋招笔试真题Online Assessment海思 |
| 以下那个方法，可以解决所有的冒险？ | 单选题 | 中等 | 2024秋招笔试真题Online Assessment海思 |
| 下面哪个不是对指令集的描述 | 单选题 | 中等 | 2024秋招笔试真题Online Assessment海思 |
| 与虚拟存储器的等效访问速度无关的是 | 单选题 | 中等 | 2024秋招笔试真题Online Assessment海思 |
| 下列门电路属于双极型的是？ | 单选题 | 中等 | 2024秋招笔试真题Online Assessment海思 |
| 如果一个D触发器，其数据Tsu = 200ps，Tcq = 300ps，Thd = 100ps，则此触发器的最高工作频率为：（注：Tsu数据相对时钟的建立时间，Thd数据相对时钟的保持时间，Tcq输出相对时钟的延迟） | 单选题 | 中等 | 2024秋招笔试真题Online Assessment海思 |
| CPU要能预知未来被访问信息的地址是基于计算机程序具有的特性是 | 单选题 | 中等 | 2024秋招笔试真题Online Assessment海思 |
| 处理器片上网络NoC描述正确的是：？？？ | 单选题 | 中等 | 2024秋招笔试真题Online Assessment海思 |
| 利用时间重叠原理，实现并行办理的是 | 单选题 | 中等 | 2024秋招笔试真题Online Assessment海思 |
| 对同一个电路而言，同比例下能够最有效的降低动态功耗的方法是 | 单选题 | 中等 | 2024秋招笔试真题Online Assessment海思 |
| 关于SIMD指令行为的描述不正确的是 | 单选题 | 中等 | 2024秋招笔试真题Online Assessment海思 |
| 传统CPU中，任何程序都必须加载到（ ）中才能被CPU执行？b. | 单选题 | 中等 | 2024秋招笔试真题Online Assessment海思 |
| 下列关于锁存器(Latch)的说法，错误的是（）。d. | 单选题 | 中等 | 2024秋招笔试真题Online Assessment海思 |
| 在数字电路中，有关寄存器建立时间，正确的是 | 单选题 | 中等 | 2024秋招笔试真题Online Assessment海思 |
| 以下关于缓存的说法不正确的是 | 单选题 | 中等 | 2024秋招笔试真题Online Assessment海思 |
| 想通过正则表达式匹配如下字符串：#2023 is a new beginning!!!! 哪些描述是正确的？b | 单选题 | 中等 | 2024秋招笔试真题Online Assessment海思 |
| 下列不属于冯诺依曼计算机结构的是 | 单选题 | 中等 | 2024秋招笔试真题Online Assessment海思 |
| 流水线技术是通过什么的并行来提高性能？c | 单选题 | 中等 | 2024秋招笔试真题Online Assessment海思 |
| 下列不会对主存命中率（hit rate）产生影响的是（）a | 单选题 | 中等 | 2024秋招笔试真题Online Assessment海思 |
| RAM代表的是什么存储器？c | 单选题 | 中等 | 2024秋招笔试真题Online Assessment海思 |
| 某款CPU的cache的规格为32KB的L1指令cache,64KB的L1数据cache，512KB的L2 CACHE。该款CPU的L1 cache和L2 cache结构分别属于 | 单选题 | 中等 | 2024秋招笔试真题Online Assessment海思 |
| 完成的计算机系统由什么组成？b | 单选题 | 中等 | 2024秋招笔试真题Online Assessment海思 |
| 多处理机实现的并行主要是 | 单选题 | 中等 | 2024秋招笔试真题Online Assessment海思 |
| 下列哪项并不属于动态功耗？a | 单选题 | 中等 | 2024秋招笔试真题Online Assessment海思 |
| 世界上公认的第一台电子计算机诞生在 | 单选题 | 中等 | 2024秋招笔试真题Online Assessment海思 |
| 在微型计算机中，微处理器的主要功能是进行 | 单选题 | 中等 | 2024秋招笔试真题Online Assessment海思 |
| 如果要将一个最大幅度为5.1V的模拟信号转换为数字信号，要求输入每变化20mV，则输出信号的最低位（LSB）发生变化。那么应选用多少位ADC？c | 单选题 | 中等 | 2024秋招笔试真题Online Assessment海思 |
| 如何修复hold violation，下面说法不正确的是 | 多选题 | 中等 | 2024秋招笔试真题Online Assessment海思 |
| 当发生Cache Miss时，处理器要花大量的时间等待数据。如下手段能够减少Cache Miss的是：bcd | 多选题 | 中等 | 2024秋招笔试真题Online Assessment海思 |
| 在处理器流水线设计中，如果硬件无法同时支持指令所有可能的组合方式，就会产生资源冲突，从而导致结构冒险。如下不属于结构冒险的是 | 多选题 | 中等 | 2024秋招笔试真题Online Assessment海思 |
| LAN, MAN和WAN分别代表？b a d | 多选题 | 中等 | 2024秋招笔试真题Online Assessment海思 |
| DDR5的实际使用带宽和以下哪些因素有关？bcd | 多选题 | 中等 | 2024秋招笔试真题Online Assessment海思 |
| 下列不属于验证分析测试点时的关注点的是（ ）？ | 单选题 | 中等 | 2024秋招笔试真题Online Assessment海思 |
| Cache的引入，主要是基于哪些现象： | 多选题 | 中等 | 2024秋招笔试真题Online Assessment海思 |
| 以下属于Verilog Keyword的有 | 多选题 | 中等 | 2024秋招笔试真题Online Assessment海思 |
| 微处理器设计中， 比起单周期设计，以下哪个选项属于流水线设计的优点？bc | 多选题 | 中等 | 2024秋招笔试真题Online Assessment海思 |
| 以下算法中，哪些可以用于安全认证 (authentication) 计算：？ | 多选题 | 中等 | 2024秋招笔试真题Online Assessment海思 |