Which common power mechanisms cannot save static power? (select all applicable) Pick ONE or MORE

正确选项：A、C。 解析：静态功耗（static power）指晶体管在非开关状态下因漏电流（如亚阈值漏电、栅极漏电等）产生的功耗，与时钟活动无关。常见的低功耗机制中： - **Clock Gating（A）**：通过关闭模块的时钟来避免不必要的寄存器翻转，降低动态功耗；但模块依然保持供电，漏电流持续存在，因此**不能节省静态功耗**。 - **Power Gating（B）**：直接切断模块电源，使漏电流路径被阻断，静态功耗降至接近零，**能节省静态功耗**。 - **Data Gating（C）**：通常指在数据路径上插入使能信号以阻止无效数据的翻转，或者类似时钟门控的实现方式，但供电和漏电路径未被关闭，因此**不能节省静态功耗**。 - **Power Islands - Multi VDD（D）**：通过划分不同电压域，对性能要求低的模块采用更低的工作电压。由于漏电流与电压呈指数关系，降低电压可显著减少静态功耗，因此**能节省静态功耗**。 易错点：混淆动态功耗与静态功耗的省电机制；误以为时钟门控同时降低静态功耗。