CPU / Ibex
AHB 总线 / 矩阵
SRAM
APB 子系统
DMA
ISP + DMA 链
PAD / pin_mux
soc_top 模块框图
总线矩阵端口表（与 RTL 实例名一致）
| 类型 | 端口 | 连接 | 说明 |
|---|
| Slave | s0 | inst_core2ahb | CPU 取指 |
| Slave | s1 | data_core2ahb | Load/Store |
| Slave | s2 | DMA 引擎 | 独立 AHB 主设备入口 |
| Slave | s3 | isp_wdma_* | ISP 写 DMA 侧 |
| Slave | s4 | isp_rdma_* | ISP 读 DMA 侧 |
| Master | m0 | SRAM | hselm0 · cmsdk_ahb_to_sram |
| Master | m1 | APB 子系统 | hselm1 · UART/I2C/QSPI |
| Master | m2 | DMA 目标/源 | soc_dma_test* 相关 |
| Master | m3 | DMA 目标/源 | 第二路 DMA 主口 |